ملف:MIPS Architecture (Pipelined).svg

من أرابيكا، الموسوعة الحرة
اذهب إلى التنقل اذهب إلى البحث

الملف الأصلي ‏(ملف SVG، أبعاده 800 × 500 بكسل، حجم الملف: 56 كيلوبايت)

الوصف
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
التاريخ
المصدر عمل شخصي
المؤلف Inductiveload
الترخيص
(إعادة استخدام هذا الملف)
Public domain أنا، مالِك حقوق تأليف ونشر هذا العمل، أجعله في النِّطاق العامِّ، يسري هذا في أرجاء العالم كلِّه.
في بعض البلدان، قد يكون هذا التَّرخيص غيرَ مُمكنٍ قانونيَّاً، في هذه الحالة:
أمنح الجميع حق استخدام هذا العمل لأي غرض دون أي شرط ما لم يفرض القانون شروطًا إضافية.
إصدارات أخرى rkrkgkf

الشروحات

أضف شرحاً من سطر واحد لما يُمثِّله هذا الملف

العناصر المصورة في هذا الملف

يُصوِّر

البداية

٢٢ يناير 2009

تاريخ الملف

اضغط على زمن/تاريخ لرؤية الملف كما بدا في هذا الزمن.

زمن/تاريخصورة مصغرةالأبعادمستخدمتعليق
حالي21:08، 22 يناير 2009تصغير للنسخة بتاريخ 21:08، 22 يناير 2009800 × 500 (56 كيلوبايت)commonswiki>Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

ال1 ملف التالي مكررات لهذا الملف (المزيد من التفاصيل):

الصفحتان التاليتان تستخدمان هذا الملف:

بيانات وصفية

هذا الملف يحتوي على معلومات إضافية، غالبا ما تكون أضيفت من قبل الكاميرا الرقمية أو الماسح الضوئي المستخدم في إنشاء الملف.

إذا كان الملف قد عدل عن حالته الأصلية، فبعض التفاصيل قد لا تعبر عن الملف المعدل.

مجلوبة من «https://3rabica.org/ملف:MIPS_Architecture_(Pipelined).svg»